We are looking for a SoC power architecture engineer to define and own the power and voltage domain architecture for high-performance, high-power SoC system.
This role targets HPC-class silicon with large power envelopes and focuses on system-level power architecture spanning chiplet-based SoC.
The ideal candidate will work in balancing power efficiency, performance, reliability, and system constraints, working closely with silicon, package, board, and firmware teams.
Responsibilities and Opportunities
- Define system-level power and voltage domain architecture for HPC SoCs, considering large power envelopes and high current delivery and power density
- Define always-on, retention, and switchable power domains. Ensure voltage domain architecture supports DVFS and performance state scaling
- Define interactions between on-chip power management logic and external PMICs and board-level power delivery ICs
- Drive architectural trade-offs among performance, power density, thermal limits, reliability, and cost
- Provide architectural guidance during design exploration with design engineers
Key Qualifications
- Master’s or higher degree in Electrical Engineering, Computer Science, or a related field
- 5+ years of experience in SoC or large-scale system power architecture
- Deep understanding of high-power SoC voltage and power domain design, DVFS, power states, performance scaling, power sequencing and domain interactions in complex systems
전형절차
- 서류전형 > On-line 인터뷰 > On-site 인터뷰 > Culture-fit 인터뷰 > 처우 협의 > 최종 합격
- 전형절차는 직무별로 다르게 운영될 수 있으며, 일정 및 상황에 따라 변동될 수 있습니다.
- 전형 일정 및 결과는 지원 시 작성하신 이메일로 개별 안내드립니다.
참고사항
- 본 공고는 모집 완료 시 조기 마감될 수 있습니다.
- 지원서 내용 중 허위사실이 있는 경우에는 합격이 취소될 수 있습니다.
- 채용 및 업무 수행과 관련하여 요구되는 법령 상 자격이 갖추어지지 않은 경우 채용이 제한될 수 있습니다.
- 보훈 대상자 및 장애인 여부는 채용 과정에서 어떠한 불이익도 미치지 않습니다.
- 담당 업무 범위는 후보자의 전반적인 경력과 경험 등 제반사정을 고려하여 변경될 수 있습니다. 이러한 변경이 필요할 경우, 최종 합격 통지 전 적절한 시기에 후보자와 커뮤니케이션 될 예정입니다.
- 채용 관련 문의사항은 아래 메일 주소로 문의바랍니다.
- [email protected]
We are looking for a SoC power architecture engineer to define and own the power and voltage domain architecture for high-performance, high-power SoC system.
This role targets HPC-class silicon with large power envelopes and focuses on system-level power architecture spanning chiplet-based SoC.
The ideal candidate will work in balancing power efficiency, performance, reliability, and system constraints, working closely with silicon, package, board, and firmware teams.
Responsibilities and Opportunities
- Define system-level power and voltage domain architecture for HPC SoCs, considering large power envelopes and high current delivery and power density
- Define always-on, retention, and switchable power domains. Ensure voltage domain architecture supports DVFS and performance state scaling
- Define interactions between on-chip power management logic and external PMICs and board-level power delivery ICs
- Drive architectural trade-offs among performance, power density, thermal limits, reliability, and cost
- Provide architectural guidance during design exploration with design engineers
Key Qualifications
- Master’s or higher degree in Electrical Engineering, Computer Science, or a related field
- 5+ years of experience in SoC or large-scale system power architecture
- Deep understanding of high-power SoC voltage and power domain design, DVFS, power states, performance scaling, power sequencing and domain interactions in complex systems
전형절차
- 서류전형 > On-line 인터뷰 > On-site 인터뷰 > Culture-fit 인터뷰 > 처우 협의 > 최종 합격
- 전형절차는 직무별로 다르게 운영될 수 있으며, 일정 및 상황에 따라 변동될 수 있습니다.
- 전형 일정 및 결과는 지원 시 작성하신 이메일로 개별 안내드립니다.
참고사항
- 본 공고는 모집 완료 시 조기 마감될 수 있습니다.
- 지원서 내용 중 허위사실이 있는 경우에는 합격이 취소될 수 있습니다.
- 채용 및 업무 수행과 관련하여 요구되는 법령 상 자격이 갖추어지지 않은 경우 채용이 제한될 수 있습니다.
- 보훈 대상자 및 장애인 여부는 채용 과정에서 어떠한 불이익도 미치지 않습니다.
- 담당 업무 범위는 후보자의 전반적인 경력과 경험 등 제반사정을 고려하여 변경될 수 있습니다. 이러한 변경이 필요할 경우, 최종 합격 통지 전 적절한 시기에 후보자와 커뮤니케이션 될 예정입니다.
- 채용 관련 문의사항은 아래 메일 주소로 문의바랍니다.
- [email protected]