IP Design Engineer
cd8TZH
Hardwarehqff73
Rebellions | 리벨리온경기도 성남시 분당구 정자일로156번길 6, R-TOWER 3F ~ 8F
As an IP Design Engineer, you will be responsible for the architecture and RTL implementation of AI acceleration IPs and core SoC components. This role involves close collaboration with cross-functional teams to bridge the gap between complex algorithms and hardware execution. You will contribute to the entire silicon lifecycle, from initial design to successful bring-up and debugging.
Responsibilities and Opportunities
- IP Architecture & Design: architectural definition and RTL design for AI acceleration IPs and essential SoC components
- Cross-Functional Collaboration: Partner with verification, SoC integration, and software teams to ensure seamless IP functionality within the system
- DSP Implementation: Communicate and collaborate with DSP engineers to optimize hardware implementation of specialized algorithms
- Silicon Bring-up: Participate in silicon bring-up and hardware debugging to validate IP performance in real-world silicon
Key Qualifications
- 3+ years of experience in RTL design using SystemVerilog or Verilog
- Full Design Lifecycle: Proven experience spanning from initial architecture definition to final RTL implementation
- Simulation & Debugging: Proficiency in logic simulation tools (VCS, Xcelium) with the ability to resolve complex RTL issues
- Quality Toolchain: experience with industry-standard quality flows, including Lint, CDC, DFT, and Synthesis
Preferred Skills
- Arithmetic & Buffer Design: Experience in designing specialized Arithmetic (Floating-Point) units and optimized buffer structures
- Memory Management: Deep understanding of MMU architectures and experience utilizing ARM MMU in IP design
- Interconnect Protocols: Strong understanding of AMBA-BUS and various high-performance interconnect protocols
- Power Analysis: Experience in estimating and optimizing power consumption at the RTL level
전형절차
- 서류전형 > On-line 인터뷰 > On-site 인터뷰 > Culture-fit 인터뷰 > 처우 협의 > 최종 합격
- 전형절차는 직무별로 다르게 운영될 수 있으며, 일정 및 상황에 따라 변동될 수 있습니다.
- 전형 일정 및 결과는 지원 시 작성하신 이메일로 개별 안내드립니다.
참고사항
- 본 공고는 모집 완료 시 조기 마감될 수 있습니다.
- 지원서 내용 중 허위사실이 있는 경우에는 합격이 취소될 수 있습니다.
- 채용 및 업무 수행과 관련하여 요구되는 법령 상 자격이 갖추어지지 않은 경우 채용이 제한될 수 있습니다.
- 보훈 대상자 및 장애인 여부는 채용 과정에서 어떠한 불이익도 미치지 않습니다.
- 담당 업무 범위는 후보자의 전반적인 경력과 경험 등 제반사정을 고려하여 변경될 수 있습니다. 이러한 변경이 필요할 경우, 최종 합격 통지 전 적절한 시기에 후보자와 커뮤니케이션 될 예정입니다.
- 채용 관련 문의사항은 아래 메일 주소로 문의바랍니다.
- [email protected]
+uEs0S
IP Design Engineer
As an IP Design Engineer, you will be responsible for the architecture and RTL implementation of AI acceleration IPs and core SoC components. This role involves close collaboration with cross-functional teams to bridge the gap between complex algorithms and hardware execution. You will contribute to the entire silicon lifecycle, from initial design to successful bring-up and debugging.
Responsibilities and Opportunities
- IP Architecture & Design: architectural definition and RTL design for AI acceleration IPs and essential SoC components
- Cross-Functional Collaboration: Partner with verification, SoC integration, and software teams to ensure seamless IP functionality within the system
- DSP Implementation: Communicate and collaborate with DSP engineers to optimize hardware implementation of specialized algorithms
- Silicon Bring-up: Participate in silicon bring-up and hardware debugging to validate IP performance in real-world silicon
Key Qualifications
- 3+ years of experience in RTL design using SystemVerilog or Verilog
- Full Design Lifecycle: Proven experience spanning from initial architecture definition to final RTL implementation
- Simulation & Debugging: Proficiency in logic simulation tools (VCS, Xcelium) with the ability to resolve complex RTL issues
- Quality Toolchain: experience with industry-standard quality flows, including Lint, CDC, DFT, and Synthesis
Preferred Skills
- Arithmetic & Buffer Design: Experience in designing specialized Arithmetic (Floating-Point) units and optimized buffer structures
- Memory Management: Deep understanding of MMU architectures and experience utilizing ARM MMU in IP design
- Interconnect Protocols: Strong understanding of AMBA-BUS and various high-performance interconnect protocols
- Power Analysis: Experience in estimating and optimizing power consumption at the RTL level
전형절차
- 서류전형 > On-line 인터뷰 > On-site 인터뷰 > Culture-fit 인터뷰 > 처우 협의 > 최종 합격
- 전형절차는 직무별로 다르게 운영될 수 있으며, 일정 및 상황에 따라 변동될 수 있습니다.
- 전형 일정 및 결과는 지원 시 작성하신 이메일로 개별 안내드립니다.
참고사항
- 본 공고는 모집 완료 시 조기 마감될 수 있습니다.
- 지원서 내용 중 허위사실이 있는 경우에는 합격이 취소될 수 있습니다.
- 채용 및 업무 수행과 관련하여 요구되는 법령 상 자격이 갖추어지지 않은 경우 채용이 제한될 수 있습니다.
- 보훈 대상자 및 장애인 여부는 채용 과정에서 어떠한 불이익도 미치지 않습니다.
- 담당 업무 범위는 후보자의 전반적인 경력과 경험 등 제반사정을 고려하여 변경될 수 있습니다. 이러한 변경이 필요할 경우, 최종 합격 통지 전 적절한 시기에 후보자와 커뮤니케이션 될 예정입니다.
- 채용 관련 문의사항은 아래 메일 주소로 문의바랍니다.
- [email protected]