As a ​SoC/Top ​Design ​Engineer, you ​will perform RTL integration ​and ​top-level design ​for complex SoC ​projects. This ​role ​involves defining ​system ​architecture, ​optimizing performance and ​power, ​and collaborating closely ​with ​verification ​and physical design ​teams throughout ​the ​tape-out process.

Responsibilities ​and Opportunities

• Perform ​SoC ​top-level architecture design ​and RTL ​integration
• Integrate subsystems such as CPU/AI/memory interfaces and define bus interconnects
• Manage clock/reset/power domain controls and verification environments
• Conduct synthesis, timing, and power analysis for performance optimization
• Collaborate with backend and verification teams to ensure design closure and tape-out
• Support DFT and functional verification activities

Key Qualifications

• 5+ years of experience in RTL design and SoC integration
• Hands-on knowledge of Verilog/SystemVerilog and AMBA (AXI/AHB) protocols
• Proficiency in EDA tools
• Understanding of SoC design flow (Synthesis, P&R, STA, ECO, etc.)
• Strong attention to design detail and quality
• Effective collaboration and communication across teams
• Analytical thinking and problem-solving ability

Preferred Skills

• Experience in CPU/GPU/NPU IP integration
• Expertise in low-power and high-speed design
• Familiarity with UVM-based verification environments
• Scripting skills using Python or TCL for automation
• Experience with Linux-based development environments

전형절차

• 서류전형 > On-line 인터뷰 > On-site 인터뷰 > Culture-fit 인터뷰 > 처우 협의 > 최종 합격
• 전형절차는 직무별로 다르게 운영될 수 있으며, 일정 및 상황에 따라 변동될 수 있습니다.
• 전형 일정 및 결과는 지원 시 작성하신 이메일로 개별 안내드립니다.

참고사항

• 본 공고는 모집 완료 시 조기 마감될 수 있습니다.
• 지원서 내용 중 허위사실이 있는 경우에는 합격이 취소될 수 있습니다.
• 채용 및 업무 수행과 관련하여 요구되는 법령 상 자격이 갖추어지지 않은 경우 채용이 제한될 수 있습니다.
• 보훈 대상자 및 장애인 여부는 채용 과정에서 어떠한 불이익도 미치지 않습니다.
• 담당 업무 범위는 후보자의 전반적인 경력과 경험 등 제반사정을 고려하여 변경될 수 있습니다. 이러한 변경이 필요할 경우, 최종 합격 통지 전 적절한 시기에 후보자와 커뮤니케이션 될 예정입니다.
• 채용 관련 문의사항은 아래 메일 주소로 문의바랍니다.
• [email protected]